



PUMA68 Pinout

SRAM and EEPROM

Summary

One of the key features of the PUMA (Pinned Uncommitted Memory Array) commercial product range is its well defined upgrade path.

Pin Definition

The following table defines the pins :

Pin	68S/SV 4000X	68S/SV 16000XB	68S/SV 32000XB	68E 4001X
1	VCC	VCC	VCC	VCC
2	NC	NC	NC	NC
3	/CS1	/CS1	/CS1	/CS1
4	/CS2	/CS2	/CS2	/CS2
5	/CS3	/CS3	/CS3	/CS3
6	/CS4	/CS4	/CS4	/CS4
7	A17	NC	A17	A17
8	A18	NC	A18	A18
9	D16	D16	D16	D16
10	D17	D17	D17	D17
11	D18	D18	D18	D18
12	D19	D19	D19	D19
13	GND	GND	GND	GND
14	D20	D20	D20	D20
15	D21	D21	D21	D21

Pin	68S/SV 4000X	68S/SV 16000XB	68S/SV 32000XB	68E 4001X
16	D22	D22	D22	D22
17	D23	D23	D23	D23
18	VCC	VCC	VCC	VCC
19	D24	D24	D24	D24
20	D25	D25	D25	D25
21	D26	D26	D26	D26
22	D27	D27	D27	D27
23	GND	GND	GND	GND
24	D28	D28	D28	D28
25	D29	D29	D29	D29
26	D30	D30	D30	D30
27	D31	D31	D31	D31
28	A6	A6	A6	A6
29	A5	A5	A5	A5
30	A4	A4	A4	A4
31	A3	A3	A3	A3
32	A2	A2	A2	A2
33	A1	A1	A1	A1
34	A0	A0	A0	A0
35	VCC	VCC	VCC	VCC
36	A13	A13	A13	A13
37	A12	A12	A12	A12
38	A11	A11	A11	A11
39	A10	A10	A10	A10
40	A9	A9	A9	A9
41	A8	A8	A8	A8
42	A7	A7	A7	A7
43	D0	D0	D0	D0
44	D1	D1	D1	D1
45	D2	D2	D2	D2
46	D3	D3	D3	D3
47	GND	GND	GND	GND
48	D4	D4	D4	D4
49	D5	D5	D5	D5
50	D6	D6	D6	D6
51	D7	D7	D7	D7

Pin	68S/SV 4000X	68S/SV 16000XB	68S/SV 32000XB	68E 4001X
52	VCC	VCC	VCC	VCC
53	D8	D8	D8	D8
54	D9	D9	D9	D9
55	D10	D10	D10	D10
56	D11	D11	D11	D11
57	GND	GND	GND	GND
58	D12	D12	D12	D12
59	D13	D13	D13	D13
60	D14	D14	D14	D14
61	D15	D15	D15	D15
62	A14	A14	A14	A14
63	A15	A15	A15	A15
64	A16	A16	A16	A16
65	/WE	/WE	/WE	/WE
66	/OE	/OE	/OE	/OE
67	NC	NC	A19	NC
68	NC	NC	NC	NC